## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-118567

(43) Date of publication of application: 29.05.1987

(51)Int.CI.

H01L 27/10 G11C 11/34

•

(71)Applicant: OKI ELECTRIC IND CO LTD

(22) Date of filing:

(21)Application number : **60-257655** 


19.11.1985

(72)Inventor: INO MASAYOSHI

### (54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

### (57)Abstract:

PURPOSE: To obtain a semiconductor device provided with a high density dynamic semiconductor memory cell, which implements high capacity with a small occupying area, by embedding a cell capacitor in a trench, which is provided in the vicinity of an active region, through an insulating isolation film, forming a large part of a transfer Tr at the side wall part of the cell capacitor, and the like. CONSTITUTION: A cell capacitor 10 is embedded in a first trench 4, which is provided in a silicon substrate 1, through an insulating isolation film 6 in the vicinity of an active region 1a. A second trench 12 is formed so that is is placed at least in the silicon substrate 1 along a region from the edge part of the active region 1a to the side wall part of the cell capacitor 10, which is adjacent to said



edge part. Conductive polysilicon is buried in the trench 12 and a contact part is formed. In a third trench 18, which is formed at the side wall part of the cell capacitor 10, the most parts of a gate electrode 20 of a transfer gate transistor 23 and a gate insulating film 19 are formed. Thus, the memory cell can be formed in a small occupying area. The surface of the laminated films of an intermediate insulating film 25, a metal wiring layer 27, a passivation film 28 and the like is flattened. Therefore, breakdown at a step part can be suppressed.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# ⑩ 公開特許公報(A) 昭62-118567

@Int.Cl.⁴

⑪出 願 人

識別記号

冲電気工業株式会社

庁内整理番号

匈公開 昭和62年(1987)5月29日

H 01 L 27/10 G 11 C 11/34 7735-5F

審査請求 未請求 発明の数 2 (全11頁)

**図発明の名称** 半導体装置及びその製造方法

②特 願 昭60-257655

義

⑩発 明 者 伊 野 昌

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

東京都港区虎ノ門1丁目7番12号

⑩代 理 人 弁理士 菊 池 弘

明都會

1. 発明の名称

半導体装置及びその製造方法

2. 特許請求の範囲

(1) 1 トラン ソスタ 1 キャパシタ型の半導体メモ り業子を有する半導体装置において、アクテイプ 領域に近接してシリコン基板内に形成した第1の トレンチ内にセルゲート絶縁膜を外面部の第1の セル電極及び内部の第2のセル電極とで狭間し絶 **録分離膜を介して埋置されると共にその上面部に** 第1のコンタクトホールを穿つた第1の絶縁膜が 形成されたセルキャパシタと、上記アクテイプ領 娘の縁部からこれに近接するセルキャパシメ顕照 部に彼る領域において絶縁分離膜及び第1のセル 電極にかかり、少なくともシリコン基板に入るよ り形成されると共化上方部に第3のトレンチが配 された前2のトレンチ内に導電性ポリシリコンを 選め込んで成るコンタクト部と、上記セルキヤバ ショ側の上面部において第1のコンタクトホール を介して第2のセル電極に接続されると共に表面 部に第2の絶縁膜の形成された電極配線層と、上 記第2のトレンチからアクテイプ領域に渡る領域 において一部シリコン基板に入るよう形成された 上記館3のトレンチとこれに接するアクテイプ領 域級部との面部に連続して形成されたゲート納縁 膜、とのゲート絶象膜上部を覆い上記電極配線層 上に延在するよう形成されたゲート電極、及びア クティブ領域に形成された第1の拡散層と上記コ ンォット部からの不純物拡散によりシリコン基板 との界面部に形成された第2の拡散層とを含んで 構成されるトランスファゲートトランジスタと、 以下常法により形成されたゲート電極及び第1の 拡散層保護用の第3の絶象膜、中間絶縁膜、第1 の拡散層上に穿たれた第2のコンタクトホールを 介して上記トランスフアゲートトラングスタと接 統される金異配線層、及びパッシペーション膜と を含む事を特徴とする半導体装置。

(2) 1 トランピスタ 1 キャパシタ型の半導体メモリ素子を有する半導体装置の製造方法において、

(a) アクティブ領域に近接してシリコン基板内

に第1のトレンチを形成し、次にとの全面を覆うように絶縁分離膜を形成し、その而上に第1のセル電極用の第1の導電性ポリシリコン、及びセルゲート用絶縁膜を順次形成し、更に第2のセル電極用の第2の導電性ポリシリコンを創め込む工程、

(b) 上記納級分離腹形成後の試料表面を譲出させると共に上記第1のトレンチ上部を平坦化する事により第1のトレンチ内に第1のセル電極、セルケート絶数膜及び第2のセル電極とで構成されるセルキャバシタを埋置形成し、その後とのセルキャパシタの上面部に第1の絶縁膜を形成する工程、

(c)上記アクテイプ領域の緑部からこれに近接 するセルキャパシタ側整部の第1のセル電極に設 る領域において、少なくともシリコン基板内に入 るように第2のトレンチを形成し、その後これに 第3の導電性ポリシリコンを埋め込み平坦化する 工程、

(d) 上記第1の絶縁膜に第1のコンタクトホールを穿つと共にセルキャパシタ側の上面部への第

3

シリコン基板との界前部に第2の拡散層を形成する工程。

(h) 常法により、ゲート電極及び第1の拡散層保護用の第3の絶縁膜、中間絶縁膜、第1の拡散層上の第2のコンタクトホール、トランスファゲートトランピスタとの接続用の金銭配線層及びパッシペーション膜を順次形成する工程

とを含む事を特徴とする半導体装置の製造方法。 3. 発明の鮮細な散明

( 産業上の利用分野 )

本発明は半導体装置及びその製造方法に関し、 特に1トランシスタ1キャパシタ型(以後、1Tr /1C型と略称する)メイナミック半導体及びそ の製造方法に係る。

〔従来の技術〕

半導体メモリ素子において、1素子型の所謂1 Tr/1 C型とイナミック半導体メモリセルは構成が簡単な為、高密度化を図る上で有効である。ところで高密度化する上で、シュリンク(比例縮小即)に伴うセルキャバシタCaの減少は、S/N比 4 の導性性ポリシリコンの種層及びパターニングにより上記第 1 のコンタクトホールを介して第 2 のセル電極と接続する電極配線層を形成し、その後との袋面部に第 2 の絶縁膜を形成する工程、

(e) 上記アクティブ領域の縁部からこれに接する第2のトレンチに渡る領域において、少なくともシリコン基板内に入り且つ第3の導電性ポリシリコンがシリコン基板と設する部分を有するコンタクト部を残すようにして第3のトレンチを形成し、その後アクティブ領域級部及びこの第3のトレンチの前部に連続してトランスファゲート絶縁膜を形成する工程、

(1) 第5の導能性ポリシリコンで第3のトレンチを埋め込み、その後一端が少なくともアクテイプ領域上のゲート絶縁膜にかかると共に他端が継極配線層上部に延在するよう上配第5の導能性ポリシリコンをバターニングしてゲート電極を形成する工程、

(g) 上記アクテイプ領域に第1の拡散層を形成し、その後コンタクト部からの不統物拡散により

4

の低下や α 線によるソフトエラー等の問題を招く事から、これを回避する為により小さい平面占有面積で高い容量を維持する各種の提案がなされている。

第1の提案としては、例えば特公昭 59-130430 号公報に示されるように、セルケート絶縁膜にシ リコン盤化膜(Si,N,, 比勝電率;6~8)など の協勝性体膜を用いる方法がある。また第2の提 案としては、例えば特公昭 58-10864 号公報 に示されるスタンクドセルに関するものがある。 更に、セルキャパシタを基板要面に形成された溝 内に形成する例として、特公昭 58-56266号 公報に示される第3の提案がある。

以下、第2図に基ま上記スタックドセルの製造方法を説明する。まず同図のに示す如く、P型の半導体基板1上に棄子分離用のフィールド酸化度2を形成し、次にトランスファゲートトランピスタ(以後、トランスファア・トランピスタ(以後、トランスファア・トランピスタ(以後、トランスファア・トランピストランスファア・トランピスタ(以後、トランスファア・と略称する)のゲート的最関3、ゲート電極4、及びワード移5を失々形成した後、N+型の第1及び第2の拡散層6車・6 bを形成する。次に同図(b)の如く、層間絶繰膜

7を形成した後、周知のホトリン技術だよりセル キャパショとの投版用の第1のコンメクトホール 8を形成する。

その後同図(a)の如く、セルド歌電腦9を形成し上記信2の拡散層 6 らとの接触を行う。そして同図(a)に示す如く、周知のネトリソ技術によりセルケート結構限しの及びセル上部電極11とを順次形成する。また、これによりセルキャバングが得成される。次いで同図(a)のように、中間絶無限12を形成した後、ホトリソ技術によりピット級14との接続用の第2のコンダクトホール13を形成し、その後ピット級14を形成する。

#### (発明が解決しようとする問題点)

しかしたがら、上述したセル構造では高密度化 を選成する上で、小面積、大容量のセルギャパン タを得る事が困難だという問題がある。

以下、この点について第3回を基に説明する。 図中Linはセルキャパシメ形成可能領域の帽寸法を示し、上記構造ではこの寸法を広げる事には限界がある。即ち図中左端では、ピット線14との結

7

従つて本発明は、以上述べたようにセル占有而 複を一定にした場合のセルキャパシタの容はを増加する事が困難であるという問題を解消し、小占 有面積で大容量化を実現する高密度ダイナミック 半導体メモリセルを具備した半導体装置及びその 製造方法を提供する事を目的とする。

#### 〔問題点を解決するための手段〕

 解川の新2のコンメクトまール13のエンジ部をの距離L、において、これを1 Am ルールでのマシクメレ会名05 Am、及びゲート電極4を覆う層間絶線膜がどピッド線14との耐圧で決まる膜障0.2 Am より挟める事はできない。

また右端は、ワード線5のエフレ部と折り返じ セルのワード線5 a との距離しは、ピット線等の 設切れを抑制する為の最小寸法として1.0 mm。程 度を要し、この為右方への拡張も制限される。 を は図中、第2図との相当個所には同一符号を付し である。

上述したような両端部における制約があるので、 セル占有面標を一定にしてセルキャパシタの容量 増加を図る点に、三次元的効果を生かしゲート電 個4及びワード線5を厚くしてそれらの側面部で セルゲート絶景膜10の面積を増加しようとする と、ピット線14との結練用の第2のコンタクト ボール13の段差が大きくなり、ピット線14に 段切れが生じその形成が困難となる。

8

上記セルキャパシタ側の上面部において第1のコ ンタクトホールを介して第2のセル電極に接続さ れると共に表面部に第2の絶縁膜の形成された電 極配線層と、上記館2のトレンチからアクテイプ 領域にまたがると共に一部シリコン基板に入るよ り形成された上記第3のトレンチとこれに接する アクティブ領域級部との面部に連続して形成され たゲート絶縁膜、このゲート絶縁膜上部を覆い上 記載板配線撤上に延在するよう形成されたゲート 電極、及びアクティブ領域に形成された第1の拡 **飯屋と上記コンタクト部からの不純物拡散により** シリコン基板との界面部に形成された第2の拡散 脳とを含んで構成されるトランスファゲートトラ ンシスタと、以下常法により形成されたゲート電 級及び第1の拡散層保護用の第3の絶縁膜、中間 絶縁膜、第1の拡動層上に穿たれた第2のコンタ クトホールを介して上記トランスファゲートトラ ンジスタと接続される金鳳配線層、及びパッシベ ーション膜とを含んで成るものである。

特許請求の範囲記載の第2の発明は上記第1の

発明の半導体装置を製造する方法であつて、

(a) アクティブ領域に近接してシリコン基板内に 第1のトレンチを形成し、次にこれの全面を置う ように絶縁分離膜を形成し、その前上に第1のセ ル電極用の第1の導電性ポリシリコン、及びセル ゲート用絶縁膜を順次形成し、夏に第2のセル観 毎用の第2の導電性ポリシリコンを埋め込む工程。

(b) 原試料表面を顧出させると共に上配第1のトレンチ上部を平坦化する事により第1のトレンチ内に第1のセル電極、セルゲート絶縁膜及び第2のセル電極とで構成されるセルキャパシタを埋置形成し、その後、このセルキャパシタの上面部に第1の絶縁膜を形成する工程、

(c) 上記アクテイプ領域の縁部からこれに近接するセルキャパシタ関膜部の第1のセル関係に渡る領域において、少なくともシリコン基板内に入るように第2のトレンチを形成し、その後これに第3の導電性ポリシリコンを埋め込み平担化する下程、

(d)上記第1の絶縁膜に第1のコンタクトホール

11

その後コンタクト部からの不純物拡散によりシリコン基板との界imi部に第2の拡散層を形成するIT。 程、

(h) 常法により、ゲート電極及び第1の拡散層保護用の第3の絶験膜、中間絶縁膜、第1の拡散層上の第2のコンタクトホール、トランスフアゲートトランジスタとの接続用の金属配線層及びパッシベーション膜を順次形成する工程

とを含むものである。

〔作 用〕

以上のように本発明によれば、セルキャパシタをアクティブ領域に近接して設けられた第1のトレンチ内に絶録分離膜を介して埋置し、表面を平坦化する為、表面に改差が生ずる事なく、しかも一定の占有面積で主に深さ方向において容量の増大を図る事ができる。

また、アクティブ領域線部からこれに近接する セルキャパシタ関策部に被る領域にて少なくとも レリコン基板内に入るよう形成された第2のトレ ンチ内に導電性ポリシリコンを風め込みコンタク を望つと共にセルキャパシタ側の上面部への第4 の導性性ポリシリコンの積層及びパターニングにより上記第1のコンタクトホールを介して第2の セル監構と接続する電極配線層を形成し、その後 との設備部に第2の結線膜を形成する工程、

(e) 上記アクテイプ領域の機能からとれに接する 第2のトレンチに渡る領域において、少なくとも シリコン基板内に入り且つ第3の導電性ポリシリ コンがシリコン基板と接する部分を有するコンタ クト部を残すようにして第3のトレンチを形成し、 その後アクテイプ領域機能及びこの第3のトレン チ値上に連続してトランスフアゲートトランピス タのセルゲート絶線膜を形成する工程、

(t) 館 5 の 導電性ポリシリコンで館 3 のトレンチを埋め込み、その後一端が少なくともアクテイプ 領域上のゲート絶録膜にかかると共に他端が電極 配験層上部に延在するよう上記館 5 の 導電性ポリ シリコンをパターニングしてゲート電極を形成す る工程、

(g)上記アクティブ領域に第1の拡散層を形成し、

12

ト部を形成する為、とのコンタクト部を介してトランスファTrとセルキャパシタとが隣接して接続される。

さらに、間セルキャパシタ側壁部に形成された 第3のトレンチにゲート電極、ゲート絶縁膜の大 部分を形成する為、第2の拡散層と併わせてトラ ンスフアTrのチャネルの大部分はセルキャパシタ 側壁部に形成される事となり、同様に表面での占 有前機を小さくする事ができる。

また更に、上述したようにトランスファTrの大部分及びセルキャパシタをシリコン基板内に埋め込む為、上層の中間絶縁膜、金属配線層及びパッシペーション膜等の表面部は平坦化される。

( 実施例 )

以下前1図似に基いて、第1の発明である半導体接触の一実施例を静細に説明する。なお、同図は1 Tr/1 C 型 メイナミック半導体素子の要部断面を示している。

同図において、1はP裂のシリコン基板、5は 素子間を絶縁分離するフィールド酸化膜(SiO<sub>s</sub>) である。また 1 0 はセルキャパシタで、 アクテイナ領域 1 m に近接して形成された深さ 2 ~ 6 μm、 厳機の幅寸法 0.5 ~ 3 μm 程度の第 1 のトレンチ 4 内に埋置されている。

上記セルキャパシタ10は図示する如く、神祗性ポリシリコン(N型)から成る断面凹状の第1のセルは極7a、及びシリコン窒化膜(SiaN4)から成る同断面形状のセルゲート絶数膜8a、それに連貫性ポリシリコン(N型)を埋め込みででいる。さらにセルキャパシタ10の上面部はは、これを保護するシリコン酸化度(SiOa)から成されており、この第1の組織膜11が形成されており、この第1の14を介して上配第2のも成る上部の電線を開15の表ではないる。また電磁配線膜(SiOa)17が形成されている。

そして、セルキャパシタ10のアクティブ領域

15

更に 2 5 は中間約録膜で、 2 7 はALから成る金 異配線層(ピット線)であり第 2 のコンタクトホール 2 6 を介して第 1 の拡散層 2 1 と接続される。 そして、 2 8 は業子保護用のパッシベーレヨン膜 である。

つて形成される。

次に第1図に基も、第2の発明である上配半導体装置の製造方法について静細に説明する。まず同図(a)に示す如く、P型シリコン基板1のアクティブ領域1a上に、100~500Åの薄いパッレ酸化膜(Siox)2と500~2000Åのシリコン強化膜(Siox)から成る耐酸化性被膜3とを服汰機層形成する。次に同図(b)のように、通

ia側の側腔部には、絶縁分離膜 6 と第 1 のセル 世極 7 a とにかかると共に少なくともシリコン基 板 1 内に入るように形成された深さ 1.0 μm 程度 の第 2 のトレンチ 1 2 内に導電性ポリシリコン

(N<sup>+</sup>型)を埋め込む事によりセルキャパシタ10 と下述するトランスファTr23とを接続するN<sup>+</sup> 型のコンタクト部13▲が形成されている。

また19はゲート絶線膜(S10x)で、アクテイプ領域1 mの線部と、第2のトレンチ12上において一部シリコン基板1にかかるように形成されたより小寸法の第3のトレンチ18の面部とに連続して形成されている。そして20は導電性ポリシリコン(N型)から成るゲート電極であり、上配ゲート絶線膜19上部を覆うと共に、電極配線膜15上部に延在するよう形成されている。

また、21はイオン打ち込みにより形成された 第1の拡散層 (N<sup>+</sup>型) であり、22は例えば熱処 理でコンタクト部13 a からの不純物拡散により 形成された第2の拡散層 (N<sup>+</sup>型) である。そして、 上記第1の拡散層 21の一部上面と上記ゲート電

16

のリソグラフィーとドライエッチング技術を用いて、シリコン基板1の上配領域1 a の一端に隣接させて第1のトレンチ 4 を形成する。なお、この第1のトレンチ 4 の寸法は、深さ2~6 Am、 様の相寸法を0.5~3 Am 程度とする。その後、アクティブ領域1 a 以外のシリコン基板1の全面に、これと異導電型の不純物を打ち込みチャネルストップ領域(図示せず)を形成する。

次いで同図(c)のように全面酸化を施す。これにより、フィールド酸化膜(SiO<sub>2</sub>)5及び第1のトレンチ4の全内面を覆う絶縁分機膜(SiO<sub>2</sub>)6が100〜7000人形成される。なおとの工程において、フィールド酸化膜5と絶縁分離膜6とを個別に形成し、それらを異なる膜厚に形成する事もできる。例とは同図(a)に示す工程の後、直ちにフィールド酸化膜5を形成し、しかる後同図(b)に示す工程を経て第1のトレンチ4内に絶縁分離膜6を形成する。

この後間図(d) に示す如く、全面に第 1 の導電性ポリシリコン(N型)7 を 1 0 0 0 ~ 5 0 0 0 Å

被磨し、その上に例えばシリコン幾化膜(SiaN4) またはシリコン機化膜(SIO)またはそれらの複 合膜から成るセルゲート用桅鉄膜8を50~500 A. 被着し、更に能」のトレンチ4を埋め込むと共 に上面部をも被覆する第2の導転性ポリシリコン (N型)9を形成する。なお上紀第2の導電性ポ リシリコン9の平面部での腹厚は、第1のトレン チ4の幅、及び絶縁分離膜6、第1の導電性ポリ シリコン 7 、セルゲート用絶縁膜 8 の各膜厚で決 まる。例えば第1のトレンチ4の幅が1.5 /m 、 絶録分離膜 6 が 0.5 μm 、第 1 の導電性ポリシリ コン 7 が 0.3 μm 、 セルゲート 用 絶 縁 膜 8 が 100 Å ( 0.0 1 μm ) の場合、残つた第1のトレンチ 4 の幅は 1.5 - 2 × ( $\frac{0.5}{2}$  + 0.3 + 0.1)=0.38 μm となる。従つて、とれを埋め込む為には第2 の導電性ポリシリコン 9 の平面部の膜厚は 0.38 = 0.1 9 m 以上あれば良い。

次に同図(e)に示す如く、RIE法を用いて第2の導電性ポリシリコン 8、セルケート用絶縁膜 8及び第1の導電性ポリシリコン 7を順次エッチン

19

に、前記 T クテイナ領域 1 a の一端、及び絶縁分離膜 6 と第 1 のセル電極 7 a の各個壁部とにかかると共にセルゲート的縁膜 8 a を残し、且つ少なくともシリコン基板 1 内に入るようにして第 2 のトレンチ 1 2 を形成した状態が同図(f)である。 この第 2 のトレンチ 1 2 の深さは、セルキャパシタ1 0 とトランスフTTr 2 3 とのコンタクト部 13a の縦幅とトランスフTTr 2 3 のチャネル長を加えた深さレベルであり、例えばコンタクト部 1 3 の様種を 0.5 μm 、チャネル長を 0.5 μm とすれば 1.0 μm で 6 い。

またこの第2のトレンチ12の形成は、通常の ホトリソ技術を用いて行う。即ち、ホトレ ピスト 工程で所定の語口部を有するレ ピストマスク ( 図 示せず)を形成し、次にこのレ ピストマスクを介 して絶縁分離膜( SiO<sub>8</sub>) 6を主体的にエッチング するRIE法により、上記第2のトレンチ12を 形成する。この際、シリコン 基板 1 や館 1 の セル 電価7aは殆んどエッチングされないので、厚い 絶縁分離膜 6 のみを選択的にエッチングする事が グし、第2のセル低極9a、セルケート鉛繰腰8a 及び第1のセル電極7aを夫々形成する。

そして、これら第1のセル電極7a、セルゲート約齢膜8a及び第2のセル電極9aによりセルキャパシタ10が構成される。またこの 合、トレンチ部上面が例えばフィールド酸化膜5の上面と略一致し且つ上配セルキャパシタ10の各構成要がトレンチ部内にのみ形成されるようにする。 更に上紀エッチング工程は、所謂エッチパック方法として広く知られるもので平坦化の為の工程であり、第1及び第2の導電性ポリシリコン7,9と材料的に異なるセルゲート用絶疑膜8は、同一ガス組成または異なるガス組成のエッチングガスを用いる事により同一チャンパ内でエッチング処理する事ができる。その後、全面酸化によりトレンチ部上面にセルキャパシタ10保護用の第1の絶験膜(SiО₂)11を300~3000 Å形成する。

次にセルキャパショ10とトランスファTr 23の一端をつなぐコンタクト部13aを形成する為

20

説いて同図のに示す如く、セルキャパシタ10の第2のセル電極9aと電極配線層15間を接続する為の第1のコンタクトホール14を通常のホトリソ技術を用いて形成する。次に、第4の導電性ポリシリコン(N型)を被着し、ホトリソ技術によりパターニングを施し電極配線層15を形成する。次いで全面酸化する事により、第3の導電性ポリシリコン13及び電極配線層15上に、酸

化膜(SiOz)16,17を失々形成する。なお上記酸化膜17は、骶極配 着15保護用の第2の 絶縁膜を 成するもので、個別に形成する単もで まる。

次に同図(I)に示すように、第2のトレンチ12
のアクティブ領域1 m 側にまたがつた第3のトレンチ18を、前述した第1のトレンチ4と同様の方法(同図(b)の工程)で形成する。この時、トランスフTT 23のセルキャパシタ10とのコンタクト部(N<sup>+</sup>型)13 m の分を第2のトレンチ12の底部上に残した深さで形成する。更に、パッド酸化腹2及び耐酸化性被膜3を通常の化学のよりで除去し、アクティブ領域1 m と上記第3のトレンチ18の全内前とに酸化処理を施し、トランスフTTのゲート絶縁膜(SiOz)19を形成する。

なお、上記第3のトレンチ18の深さは、例えば第2のトレンチ12の深さが1.0 μm 、トランスフアTrの一端とセルキャパシタ10とのコンタクト部13aの避妊が0.5 μm とすれば0.5 μm

23

層 2 7 及びパッシベーション膜 2 8 を形成する事により図示の如き 最終構造が得られる。ここで 4 , 1 2 , 1 8 は失々第 1 , 第 2 , 第 3 のトレンチを示している。

なお上記ゲート電板20は、ワード線(図示せず)及び周辺トランレスタと同時形成可能である。また本実施例においては1案子型のメモリ案子を中心に述べたが、本発明の技術的思想からすれば 多葉子を含むダイナミックメモリ集機同路及びその製造方法への適用も勿論可能である。

#### [発明の効果]

以上詳細に説明したように、本発明によれば、セルキャパシタをアクティブ領域に近接して設けられた第1のトレンチ内に紡績分離膜を介して組置する為、特に深さを増大する事により小占有面積で大容量セルキャパシタを形成する事ができるという効果がある。

また、トランスファTrの大部分を上記セルキャパショに隣接して、即ちセルキャパショのアクティブ領域側の側盤部に形成する為、セルキャパシ

となる。また、第3のトレンチ18の幅は第2の トレンチ12の幅が0.5 pm とすれば、マスク合せ余裕分を含め0.8 pm 程度であれば良い。

そして、第5の導電性ポリンリコン(N型)を全面に被着し第3のトレンチ18を埋め込んだ後、通常のホトリソ技術を用いてトランスフアTrのゲート電極20を形成し、次にイオン打ち込み、及び熱処理により第1の拡散層(N+型)2、及びコンタクト部(N+型)13aからの不純物拡散による第2の拡散層(N+型)22とを形成したのが同図(j)である。これによりシリコン基板1、ゲート絶縁膜19、ゲート電極20、第1及び第2の拡散層21、22を主構成とするトランスファTr

その後間図化に示す如く、常法によりゲート電 極20及び第1の拡散層21保護用の第3の絶線 膜(SIOm)24を形成し、CVD法により中間絶 緑膜25を被着し、第1の拡散層21とAとから成 る金属配線層(ピット線)27とを接続する第2 のコンタクトホール26を開孔し、更に金属配線

24

タの照め込み形成と相まつてメモリセルを小占有面積に形成する事ができるという効果がある。

さらに、トランスファTrの大部分及びセルキャパシタをシリコン基板内に埋め込み形成する為、上層の中間絶縁膜、金属配線層及びパッシベーション膜等の積層膜の表面が平坦化されるので段切れが抑制でき、高質頻度化が図れるという効果がある。

また特に製造方法の観点からすれば、メモリセルの小占有面徴化はトレンチ形成を利用するものであり、この為表面の平坦性が維持されるので、ゲート電極、電極配額層等の下層構成要素を形成中間絶縁膜、金属配額層等の上層構成要素を形成する場合、ホトリソ工程においてマスク合せが容易となり、微細パターンも高精度に形成する事ができるという効果がある。

とのように本発明は、小占有面積で大容量セルキャパシタを得る事ができるので、S/N比及び
a 防御に優れた 1 M ピット以上の超高密度のダイナミックメモリ LLS I 及びその製造方法に広く

26

**—323—** 

適用でき、更に 1 6 M ピット、 6 4 M ピット等の 超大容量メモリLLS I をも実現する事ができるも のであり、極めて高い工業的利用価値を有する。 4. 図面の簡単な説明

第1図は本発明の一実施例の説明図、第2図は従来例の説明図、第3図は従来例の説明図、第3図は従来例のアホを説明する。 うぞが断面図である。 1…シリコン基板(P型)、1a…アクティア

1 … シリコン基板(P型)、1 a … アクティブ 領域、4 … 第 1 のトレンチ、5 … フィールド酸化 膜(SiOz)、6 … 結線分離膜(SiOz)、7 … 第 1 の導電性ポリシリコン(N型)、7 a … 第 1 のセ ル電極、8 … セルゲート用絶縁膜(SizN4)、8 a … セルゲート絶縁膜(SizN4)、9 … 第 2 の 導電 性ポリシリコン(N型)、9 a … 第 2 の セル 電極、 1 0 … セルキャパシタ、1 1 … 第 1 の絶縁膜(SiOz)、 1 2 … 第 2 のトレンチ、1 3 … 第 3 の 導電性ポリ シリコン(N<sup>+</sup>型)、1 3 a … コンタクト部(N<sup>+</sup>型)、 1 4 … 第 1 の コンタクトホール、1 5 … 電極配線 腰、1 7 … 第 2 の絶縁膜(SiOz)、1 8 … 第 3 の トレンチ、1 9 … ゲート絶縁膜(SiOz)、2 0 … ゲート電極、2 1 … 第 1 の 鉱 散 層(N<sup>+</sup>型)、2 2 … 第 2 の 拡 数 僧 ( N<sup>+</sup>型 ) 、 2 3 … トランスファゲートトラン ピスタ、 2 4 … 第 3 の 絶 練 膜 ( SIO<sub>2</sub> )、 2 5 … 中間 絶 縁 膜 、 2 6 … 第 2 の コンタクトホール、 2 7 … 金 属 配 線 層 ( At ) 、 2 8 … パッシベーレヨン 膜 。


特 許 出 願 人 神 包 気 工 樂 株 式 会 社

28


代理人 弁理士 菊 池




27



本党明の説明図 第 1 図





#### 手続補正書

昭和61年7月18日

特許庁長官差 汨 明 庭 殿

1. 事件の表示

昭和60年 特 斯 願 第 2 5 7 6 5 5 号

2. 発明の名称

半導体装置及びその製造方法

3. 補正をする者

事件との関係 特 許 出頭人

(029) 神電気工業株式会社

4. 代 理 人

〒105 東京都港区虎ノ門一丁目2番20号 第19表式

弁理士 菊 池

コード第6568号 電話 501-2453(代表)

5. 補正命令の日付 昭和 年 月 日 (自発的)

6. 補正の対象

明細書の発明の詳細な説明の欄

7. 補正の内容

別紙の通り

(1) 明細智の下記の個所に記載の「LLSI」を

「ULSI」と訂正する。

第26頁20行,第27頁2街許斤 61.7.18